文章编号: 1006-4710(2013)02-0197-05

# DC-DC 变换器的效率特性及其相关问题研究

孙晋坤,刘庆丰,冷朝霞,王华民,同向前 (西安理丁大学自动化与信息丁程学院,陕西西安710048)

摘要:基于变换器的功率损耗进行了运行效率的分析计算,采用曲线拟合的方法对效率模型进行 验证。分析了并联变换器系统最大模块数及模块数调节与效率的关系,给出了面向效率的系统最 大模块数及模块数调节的设计方法。仿真与实验结果验证了理论分析的正确性。

关键词: 直流变换器;并联;损耗;效率;电流分配

中图分类号: TP212 文献标志码: A

## A Study of Efficiency Characteristics and Related Issues of DC-DC Converter

SUN Jinkun, LIU Qingfeng, LENG Zhaoxia, WANG Huamin, TONG Xiangqian

(Faculty of Automation and Information Engineering Institute, Xi' an University of Technology, Xi' an 710048, China) Abstract: The analysis and calculation of operatione efficiency are carried out based on the power loss of the converter. The curve fitting method is adopted to test the efficiency module. The relations among the maximum modolenumbers in the paralleled converters, model number adjustment and the circuit efficiency are analyzed. The design method of the maximum module number and the adjusting method of the module number are presented based on the efficiency. Simulation and experiment results have validated the accuracy of theory analysis.

Key words: DC-DC converters; paralleling; loss; efficiency; current sharing

为解决单个变换器不断增加的电流应力、热应 力以及价格昂贵的功率开关器件等问题,多个电源 模块并联技术在直流变换器中得到了广泛地应 用<sup>[14]</sup>。并联变换器均流方法研究一直是并联系统 的一个重要研究分支,目前主要的均流方法有输出 阻抗法<sup>[5]</sup>、主从设置法<sup>[64]</sup>、有源均流法<sup>[9-12]</sup>等。这 些均流方法的研究重点是各并联模块平均分配负载 电流,未突出对并联系统效率的重视。

随着全球能源危机和环境污染问题的不断恶 化,电子设备的高能效发展显得至关重要,为了合理 地利用并联变换器系统资源,提高并联系统的运行 效率,本研究以Buck变换器为例,推导了变换器的 效率模型,分析了变换器的效率特性,采用曲线拟合 法对效率模型进行验证,并分析了变换器并联系统 最大模块数及模块数调节与系统效率的关系,提出 根据变换器效率进行负载电流分配及并联运行模块 数的选择,使参与运行的变换器性能得到充分的 利用。

### 1 变换器效率特性分析

图 1 为 Buck 变换器电路拓扑, *V*<sub>s</sub>为输入电压, *R*<sub>on</sub>代表开关器件通态电阻, *R*<sub>L</sub>代表电感等效寄生电 阻, *v*<sub>1</sub>为电感电压, *i*<sub>1</sub>为电感电流, *V*<sub>on</sub>为二极管通态压 降, *i*<sub>1</sub>为电容电流, *R*<sub>c</sub>代表电容等效串联电阻, *V*<sub>o</sub>为输 出电压, *I*<sub>o</sub>为输出电流, *R* 为负载电阻。





#### 收稿日期: 2013-03-02

作者简介:孙晋坤,男,博士生,研究方向为电力电子技术的理论与应用。E-mail:sunjinkun@vip.qq.com。同向前,男,教授,博导,研究方向为无功补偿、电力谐波抑制和柔性直流输电技术。E-mail:xqtong@xaut.edu.cn。

$$\eta = \frac{P_{\text{out}}}{P_{\text{in}}} = \frac{P_{\text{out}}}{P_{\text{out}} + P_{\text{s}} + P_{c}} = \frac{V_{\text{o}}I_{\text{o}}}{V_{\text{o}}I_{\text{o}}} = \frac{V_{\text{o}}I_{\text{o}}}{V_{\text{o}}I_{\text{o}} + P_{\text{s}} + I_{L}^{2}DR_{\text{on}} + I_{L}(1 - D)V_{\text{on}} + I_{L}^{2}R_{L} + (I_{L} - I_{\text{o}})^{2}R_{c}}$$
(1)

式中, $P_{in}$ 为输入功率, $P_{out} = V_o I_o$ 为输出功率,

 $P_{c} = I_{L}^{2} D R_{on} + I_{L} (1 - D) V_{on} + I_{L}^{2} R_{L} + (I_{L} - I_{o})^{2} R_{c}$ (2)

 $I_L^2 DR_{on}$ 为开关器件的通态损耗, $I_L$ 为电感电流平均值,D为开关导通占空比; $I_L(1 - D)V_{on}$ 为二极管 压降损耗; $I_L^2 R_L$ 为电感等效损耗; $(I_L - I_o)^2 R_c$ 为电容 等效损耗。

*P*<sub>s</sub>为开关器件的开关损耗,与器件开关期间的 电压、电流及开通、关断的时间、开关频率都有关系, 可描述为<sup>[13-14]</sup>:

$$P_{\rm s} = \frac{V_{\rm m}I_{\rm m1}}{2}t_{\rm on}f + \frac{V_{\rm m}I_{\rm m2}}{2}t_{\rm off}f \tag{3}$$

其中,f为开关频率、V<sub>m</sub>为开关期间的最大工作电 压、I<sub>m1</sub>为开通时的最大工作电流,t<sub>on</sub>为开通时间、I<sub>m2</sub> 为关断时的最大工作电流,t<sub>of</sub>为关断时间。

变换器电感电流如图 2 所示, D 为开关导通占 空比, T 为开关周期, I<sub>L</sub>为电感电流平均值, I<sub>L</sub>为电 感电流的低峰值, I<sub>L</sub>为电感电流的高峰值。



图 2 电感电流示意图 Fig. 2 The sketch of inductance current

 $t_1$ 时刻功率器件开通,器件电流从零上升到  $I_{L1}$ , 开通过程结束, $I_{m1} = I_{L1}$ ,开通损耗为  $(V_s + V_{on})I_{L1}t_{on}$  $f/2_ot_2$ 时刻功率器件关断,器件电流从  $I_{L2}$ 下降到 零,关断过程结束, $I_{m2} = I_{L2}$ ,关断损耗为  $(V_s + V_{on})$  $I_{L2}t_{on}f/2_o$ 

根据图 2 中电流的峰-峰值与纹波的计算可得:

$$I_{L1} = I_{L} - \frac{V_{s} - I_{L}(R_{on} + R_{L}) - V_{o}}{2L}DT$$
$$I_{L2} = I_{L} + \frac{V_{s} - I_{L}(R_{on} + R_{L}) - V_{o}}{2L}DT$$

所以功率器件的开关损耗为:

$$P_{s} = \frac{V_{m}}{2} f I_{L} (t_{on} + t_{off}) + \frac{V_{m}}{4L} (V_{s} - I_{L} (R_{on} + R_{L}) - V_{o}) D(t_{off} - t_{on})$$
(4)  

$$\ddagger \psi, V_{m} = V_{s} + V_{on} \circ$$

根据变换器运行的电路关系,稳态条件下的电容电流安一秒平衡规律<sup>[16]</sup>可得:

$$\eta(I_{o}) = \frac{V_{o}I_{o}}{\alpha I_{o}^{2} + \beta I_{o} + \gamma} = \frac{V_{o}}{\alpha I_{o} + \beta + \gamma/I_{o}}$$
(6)

式中,  $\alpha = DR_{on} + R_L, \gamma = (V_s - V_o) V_m DT_{s2}/4L, \beta = V_o + V_m T_{s1} f/2 + (1 - D) V_m - (R_{on} + R_L) V_m DT_{s2}/4L,$  $T_{s1} = t_{off} + t_{on}, T_{s2} = t_{off} - t_{on}$ 

设式(6)中包含输出电流的多项式为:

$$g(I_{o}) = \alpha I_{o} + \gamma / I_{o}$$
<sup>(7)</sup>

$$g(I_{o})$$
的一阶导数为:

$$g'(I_o) = \alpha - \gamma/I_o^2 \tag{8}$$

因为 $\alpha > 0, \gamma > 0$ ,所以 $g'(I_o)$ 为单调递增函数。 因此判断可得:

①当输出电流 *I*。较大,使 g'(I。) >0 时,g(*I*。)
 为单调递增函数,根据(6)式可知,变换器效率 η
 将随着输出电流 *I*。的增加而减小;

②当输出电流 *I*。较小,使 g'(*I*。) <0 时,g(*I*。)
 为单调递减函数,变换器效率 η 将随着输出电流 *I*。
 的增加而增加;

# 2 变换器效率模型验证

根据式(6)的效率模型可知,系数 α,β,γ 由变 换器的运行参数、线路寄生参数及元器件参数决定。 由于变换器寄生参数和元器件的一些实际运行参数 的详实数据一般不能被准确获取,而且基于平均功 率损耗推导的系数计算式与变换器的实际情况也存 在误差,为了提高效率曲线的可使用性及有效性,应 对式(6)所描述的效率函数模型进行验证,根据变 换器的可采样数据进行系数确定。

表1 输出电流与效率实验数据

Tab. 1	The e	experimental	data	of	output	current	and	efficiency
--------	-------	--------------	------	----	--------	---------	-----	------------

输出电流/A	效率/%	输出电流/A	效率/%	
0.4	84.04	5	90.94	
0.625	87.77	6	90.30	
1	90.26	7	89.62	
2	91.89	8	88.93	
3	91.91	9	88.22	
4	91.50	10	87.51	

利用 Buck 变换器的仿真电路,采样不同负载条件下电路的输入、输出电压和电流,根据输出功率与输入功率的比值计算不同负载对应的变换器效率,获得 Buck 电路输出电流与效率的仿真实验数据。

电路的实验条件为:输入电压 24 V,输出电压 10 V, MOSFET 导通电阻 0.042 Ω, 二极管压降 0.7 V, 电 感 100 μH. 电感等效电阻 0.08 Ω. 电容 100 μF. 电 容等效串联电阻 0.01  $\Omega$ , 开关频率 100 kHz。实验 数据如表1所示。

将输出电流与对应的效率设定为效率函数曲线 拟合的给定数据点,利用 Matlab 的曲线拟合工具界 面 cftool 拟合效率函数的参数。曲线拟合的结果为 α = 0.000 974, β = 0.103 9, γ = 0.005 872, 拟合的曲 线结果如图3所示。





通过以上变换器仿真实验数据对效率曲线函数 的拟合结果可知,根据平均功率损耗推导的式(6) 描述的 Buck 变换器效率与输出电流的函数类型是 正确的,当效率函数用于描述不同 Buck 模型的效率 特性时,函数类型都可采用式(6)所描述的类型,变 化的只是系数  $\alpha, \beta, \gamma,$ 这三个参数的值可通过采样 变换器输入、输出数据计算获得。

#### 变换器并联运行中与效率相关的问题 3

#### 3.1 最大并联模块数

系统最大并联模块数是指当并联系统以最大功 率输出(重载)时,系统中所有参与运行的变换器模 块数。以往的系统进行并联模块数设计时,考虑的 是每个模块的安全运行,这种按安全工作条件的设 计中没有考虑变换器的效率问题。

根据以上对变换器效率特性的分析可知在高功 率运行段,变换器效率随输出功率的增加逐渐减小, 因此适当减小模块承担的电流,可提高模块的运行 效率。为实现这个目的,在设计系统最大并联模块 时,应先依据效率公式,计算变换器模块在安全运行 范围内可承担的电流,再根据系统大功率输出的需 要设计模块数。需要注意的一点是,根据运行效率 设计最大并联模块数时,不能单纯追求高效率而忽 略了功率密度的问题。因此设计的原则是在安全运 行条件下,以能满足效率要求的最少模块为实现 原则。

以具有图3效率特性的模块为例进行最大并联 模块数的设计。设并联系统最大输出功率为系统最 大输出功率即0.2 kW,系统输出电压为10 V,变换 器允许最大工作电流 I<sub>N</sub>为 10 A。根据模块电流安 全条件,并联模块数设计为3,则系统效率为 87.51%

采用面向效率的并联模块设计,设效率要求为 n > 90%,将90%的n 值代入式(6),可确定出满足 效率要求的变换器电流范围 Imin ~ Imax 为 0.931 5 ~ 6.4721 A,则模块电流可按5 A 设定,满足系统功率 输出所需的模块数为4,系统效率为90.94%,可见, 系统效率得到了改善。

图 4 为模块并联数目与系统效率的关系,其中 变换器模块的效率特性如图 3 所示,从图 4 可知恰 当的增加并联模块数目可以提高系统的运行效率。



paralleled modules

采用面向效率的方法设计并联系统最大模块数 时,本着在安全运行条件下最小模块实现的原则,有 两种情况要区别对待,即:

① 模块的安全工作电流 *I*<sub>N</sub>在满足系统效率的 电流范围 I<sub>min</sub>~I<sub>max</sub>内,电流范围根据式(6)的效率 模型确定。此时,模块的最大工作电流按其安全工 作电流设定。

② 模块的安全工作电流 *I*<sub>N</sub>都超出了系统效率 要求的电流范围 Imin~ Imax,此时,模块的最大工作电 流按电流范围的上限 Imax 设定。

#### 3.2 并联模块数的调节

当并联变换器系统带轻载运行,并联模块的工 作电流小,变换器在低功率段运行时,根据第2节中 对变换器效率特性的分析可知,在低功率段运行时, 变换器的电流越小,效率越低。因此,并联系统需根 据负载的不同而调节并联模块数,以维持系统较高 的运行效率。

在面向效率的方法进行模块电流分配的并联系

统中,可根据系统负载电流的采样值 *I*<sub>load</sub> 与模块 *I*<sub>min</sub>、*I*<sub>max</sub>的关系进行并联模块数调节,当 *I*<sub>max</sub>大于模 块安全工作电流 *I*<sub>N</sub>时,以 *I*<sub>N</sub>代替 *I*<sub>max</sub>。

根据  $I_{load}/I_{max}$  的值调节系统的并联模块数 M 时,分为2 种情况,即:

①当 $I_{load}/I_{max}$ 为整数, $M = I_{load}/I_{max}$ ,各模块平均 分配负载电流, $I_i = I_{max}$ , $I_i$ 代表模块电流。

②当  $I_{\text{load}}/I_{\text{max}}$ 为小数,取  $M = I_{\text{load}}/I_{\text{max}} + 1$ ,其中 第 M 个模块的电流  $I_M$ 为: $I_M = I_{\text{load}} - (M-1)I_{\text{max}}$ ,其 它 M - 1 个模块的电流均为  $I_{\text{max}}$ ;若  $I_M < I_{\min}$ ,则  $I_{M-1}$ =  $I_M = [I_{\text{load}} - (M-2)I_{\text{max}}]/2$ ,其它 M - 2 个模块的 电流均为  $I_{\text{max}}$ 。依此规则进行模块间的电流分配, 确保各模块电流在  $I_{\min} ~ I_{\text{max}}$ 范围内取值,以满足系 统效率要求。

# 4 仿真与实验结果

利用 Matlan/Simulink 环境,设计3 模块并联 Buck 变换器系统,模块参数如第3节所示。设系统 效率要求 η >90%,代入效率公式(6)确定电流可 取值范围,在电流范围内设定模块电流最大值为 5 A。



图 5 为并联系统负载减轻过程的仿真结果,当

系统运行在100 ms 时,负载从15 A 减轻为900 mA。 图 5(a)为并联模块数不变条件下,变换器模块电感 电流的波形,模块电流从5 A 变化为300 mA,系统 效率从90.94%降低到80.8%。图5(b)为并联模 块数可调节条件下,模块电感电流的波形,当系统轻 载时,根据第4节介绍的模块调节规则,模块数减少 为一个,以保证系统具有较高的运行效率。图5(b) 显示,只有一个模块运行时其电流为900 mA,系统 效率为89.85%。

图 6 为相应的实验结果,其中曲线 1 表示电压, 曲线 2、3、4 分别代表三个模块电流,电压测量变比 为 1:1,电流测量变比为 100 mV:1 A,图 6(a)为保 持并联模块数不变时的实验波形,负载变化前后,系 统效率从 88.31% 变化到 76.49%;图 6(b)为减小 并联模块数时的实验波形,负载变化前后,系统效率 从 88.31% 变化到 86.14%。

由于实验中存在着线路损耗,因此实验的效率 值相对仿真值要低一些。从仿真和实验结果可知, 当电源系统轻载时,根据本研究提出的并联模块调 节方法进行模块数调节,可实现系统较高效率的 运行。



# 5 结 论

为提高 DC-DC 变换器构成的分布式电源系统 的运行效率,本文以 Buck 变换器为对象,推导了变 换器的效率公式,通过对变换器效率特性的研究,得 出随着输出功率的增加,变换器的效率具有先升后 降的特点。分析了变换器并联运行中,最大并联模 块数和并联运行模块数的调节与运行效率的关系。 提出了基于效率的最大并联模块数与动态调节模块 数的设计方法。仿真与实验结果验证了变换器效率 计算及理论分析的正确性。

### 参考文献:

 [1] 刘学超,张波,丘东元,等. 直流变换器并联系统动态均 流的非线性控制[J]. 中国电机工程学报, 2005,25 (24):67-72.

Liu Xuechao, Zhang Bo, Qiu Dongyuan, et al. The nonlinear dynamic current sharing control of paralleled DC/DC converter[J]. Proceedings of the CSEE, 2005,25(24): 67-72.

- [2] 丘东元,张波,韦聪颖.改进式自主均流技术的研究
  [J].电工技术学报,2005,20(10):41-47.
  Qiu Dongyuan, Zhang Bo, Wei Congying. Study of paralleled buck converters with improved automatic current-sharing technique[J]. Transctions of China Electrotechanical Society, 2005,20(10):41-47.
- [3] Fariborz Musavi, Kamal AlHaddad, Hadi Y Kanaan. A novel large signal modelling and dynamic analysis of paralleled dc/dc converters with automatic load sharing control [C]//IEEE International Conference on Industrial Technology, Tunisia ,2004, 1: 536-541.
- [4] Xie Xiaogao, Yuan Shanshan, Zhang Junming, et al. Analysis and design of n paralleled dc/dc modules with current-sharing control [C]//Power Electronics Specialists Conference, Jeju: Korea, 2006:1-4.
- [5] Kondratiev I, Dougal R. Current distribution control design for paralleled dc/dc converters using synergetic control the-

ory[C]//Power Electronics Specialists Conference, Jeju: Korea, 2007:851-857.

- [6] Sudip K M, Muhammad T, Kaustuva A. Master-slave current-sharing control of a parallel dc-dc converter system over an RF communication interface[J]. IEEE Transactions on Industrial Electronics, 2008,55(1):59-66.
- [7] Suprianto B, Ashari M, Purnomo M H, et al. Uniform current distribution control using fuzzy logic for parallel connected non identic dc-dc converters [C]//Second International Conference on Innovative Computing, Information and Control, Bangalore:India, 2007;435-435.
- [8] Sudip K M, Muhammad Tahir, Srividya Lavanya Kamisetty. Wireless PWM control of a parallel dc-dc buck converter[J]. IEEE Transactions on Power Electronics, 2005,20 (6):1280-1286.
- [9] Yuri Panov, Milan M J. Loop gain measurement of paralleled dc-dc converters with average-current-sharing control [C]//Applied Power Electronics Conference and Exposition, Wuhan; China, 2008;1048-1053.
- [10] Mariano López, Luis García de Vicunña, Miguel Castilla, et al. Current distribution control design for paralleled dc/ dc converters using sliding-mode control[J]. IEEE Transactions on Industrial Electronics, 2004,51(2):419-428.
- [11] Zhang J M, Xie X G, Wu X K, et al. Stability study for paralleled dc/dc converters[C]//35th Annul IEEE Power Electronics Specialisis Conference, Blacksburg, USA 2004, 2:1569-1575.
- [12] Sun Juanjuan, Qiu Yang, Lu Bing, et al. Dynamic performance analysis of outer-loop current sharing control for paralleled dc-dc converters[C]//Applied Power Electronics Conference and Exposition,2005, 2:1346-1352.
- [13] 苏开才,毛宗源.现代功率电子技术[M].北京:国防工业出版社,1995.
- [14] 蔡宣三,龚绍文. 高频功率电子学[M]. 北京:中国水 利水电出版社,2009.

(责任编辑 李虹燕)